// ******************************************************************************
// Copyright     :  Copyright (C) 2020, Hisilicon Technologies Co. Ltd.
// File name     :  prmrx_reg_offset.h
// Project line  :  Platform And Key Technologies Development
// Department    :  CAD Development Department
// Author        :  xxx
// Version       :  1.0
// Date          :  2020/3/24
// Description   :  The description of xxx project
// Others        :  Generated automatically by nManager V5.1
// History       :  xxx 2020/03/24 21:59:21 Create file
// ******************************************************************************

#ifndef PRMRX_REG_OFFSET_H
#define PRMRX_REG_OFFSET_H

/* QU_PRM_TOP_CSR Base address of Module's Register */
#define CSR_QU_PRM_TOP_CSR_BASE (0x7000)

/* **************************************************************************** */
/*                      QU_PRM_TOP_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_QU_PRM_TOP_CSR_PRM_TOP_MEM_CTRL_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x0)      /* MEM控制 */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_MQM_BP_MASK0_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x4)  /* MQM_BP MASK */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_MQM_BP_MASK1_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x8)  /* MQM_HOST BP MASK */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_MQM_BP_MASK2_REG (CSR_QU_PRM_TOP_CSR_BASE + 0xC)  /* MQM_SOC BP MASK */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_MQM_BP_MASK3_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x10) /* MQM_COS0 BP MASK */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_MQM_BP_MASK4_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x14) /* MQM_COS1 BP MASK */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_BP_MASK_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x18)      /* PRM BP MASK */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_INT_VECTOR_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x5C)   /* 中断向量 */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_INT_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x60)          /* 中断状态 */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_INT_EN_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x64)       /* 中断屏蔽 */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_INT0_STICKY_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x68)  /* 中断0的sticky信息 */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_INT1_STICKY_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x6C)  /* 中断1的sticky信息 */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_INT2_STICKY_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x70)  /* 中断2的sticky信息 */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_INT3_STICKY_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x74)  /* 中断3的sticky信息 */
#define CSR_QU_PRM_TOP_CSR_PRM_INT4_STICKY_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x78)      /* 中断4的sticky信息 */
#define CSR_QU_PRM_TOP_CSR_PRM_INT5_STICKY_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x7C)      /* 中断5的sticky信息 */
#define CSR_QU_PRM_TOP_CSR_PRM_FIFO_ST0_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x100)        /* TX FIFO OVER FLAG */
#define CSR_QU_PRM_TOP_CSR_PRM_FIFO_ST1_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x104)        /* TX FIFO UNDER FLAG */
#define CSR_QU_PRM_TOP_CSR_PRM_FIFO_ST2_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x108)        /* RX FIFO OVER FLAG */
#define CSR_QU_PRM_TOP_CSR_PRM_FIFO_ST3_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x10C)        /* RX FIFO UNDER FLAG */
#define CSR_QU_PRM_TOP_CSR_PRM_SRC_IN_VIO_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x110)      /* 申请src超过定义范围 */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_MQM_BP0_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x204)     /* MQM_BP */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_MQM_BP1_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x208)     /* MQM_HOST BP */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_MQM_BP2_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x20C)     /* MQM_SOC BP */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_MQM_BP3_0_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x210)   /* MQM_COS0 BP */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_MQM_BP3_1_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x214)   /* MQM_COS0 BP */
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_MAG_PORT_BP_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x220)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_MAG_COS_BP_0_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x240)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_MAG_COS_BP_1_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x244)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_OQ_COS_BP_0_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x250)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_OQ_COS_BP_1_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x254)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_OQ_COS_BP_2_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x258)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_OQ_COS_BP_3_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x25C)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_CPI_COS_BP_0_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x260)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_CPI_COS_BP_1_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x264)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_CPI_COS_BP_2_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x268)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_CPB_COS_BP_0_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x270)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_CPB_COS_BP_1_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x274)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_CPB_COS_BP_2_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x278)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_IQ_BP_CFG_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x290)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_STL_IQ_BP0_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x294)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_STL_IQ_BP1_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x298)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_STF_IQ_BP0_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x29C)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_STF_IQ_BP1_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x2A0)
#define CSR_QU_PRM_TOP_CSR_PRM_TOP_1BIT_ECC_ERR_REG (CSR_QU_PRM_TOP_CSR_BASE + 0x2A4)

/* QU_PRM_RX_CSR Base address of Module's Register */
#define CSR_QU_PRM_RX_CSR_BASE (0x6000)

/* **************************************************************************** */
/*                      QU_PRM_RX_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_QU_PRM_RX_CSR_PRM_RX_INDRECT_CTRL_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x0) /* PRM memory indirect access ctrl register */
#define CSR_QU_PRM_RX_CSR_PRM_RX_INDRECT_TIMEOUT_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x4) /* PRM indirect access timeout configuration */
#define CSR_QU_PRM_RX_CSR_PRM_RX_INDRECT_DAT0_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x8) /* PRM indirect access write or read data. */
#define CSR_QU_PRM_RX_CSR_PRM_RX_INDRECT_DAT1_REG (CSR_QU_PRM_RX_CSR_BASE + 0xC)
#define CSR_QU_PRM_RX_CSR_PRM_RX_INDRECT_DAT2_REG (CSR_QU_PRM_RX_CSR_BASE + 0x10)
#define CSR_QU_PRM_RX_CSR_PRM_RX_INDRECT_DAT3_REG (CSR_QU_PRM_RX_CSR_BASE + 0x14)
#define CSR_QU_PRM_RX_CSR_PRM_RX_CSR_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x30)              /* 软件申请配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_Y_STF_FC_TH_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x34)      /* 黄区STF阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_Y_STL_FC_TH_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x38)      /* 黄区STL阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STF_FC_TH_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x3C)      /* 红区STF阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STL_FC_TH_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x40)      /* 红区STL阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_Y_STF_RSVD_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x44)       /* 黄区STF RSVD配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_Y_STL_RSVD_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x48)       /* 黄区STL RSVD配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STF_RSVD_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x4C)       /* 红区STF RSVD配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STL_RSVD_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x50)       /* 红区STL RSVD配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_Y_STF_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x54)            /* 黄区STF 资源CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_Y_STL_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x58)            /* 黄区STL 资源CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STF_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x5C)            /* 红区STF 资源CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STL_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x60)            /* 红区STL 资源CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_Y_STF_SH_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x64)         /* 黄区STF 资源SH_CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_Y_STL_SH_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x68)         /* 黄区STL 资源SH_CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STF_SH_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x6C)         /* 红区STF 资源SH_CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STL_SH_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x70)         /* 红区STL 资源SH_CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_Y_MON_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x74)            /* 黄区monitor配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_Y_HIS_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x78)            /* 黄区最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_MON_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x7C)            /* 红区monitor配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_HIS_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x80)            /* 红区最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_STLFQ_ALOC_REG (CSR_QU_PRM_RX_CSR_BASE + 0x84)           /* STLFQ ALOC 次数 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_STFFQ0_ALOC_REG (CSR_QU_PRM_RX_CSR_BASE + 0x88)          /* STFFQ0 ALOC 次数 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_STFFQ1_ALOC_REG (CSR_QU_PRM_RX_CSR_BASE + 0x8C)          /* STFFQ1 ALOC 次数 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_STLFQ_DALOC_REG (CSR_QU_PRM_RX_CSR_BASE + 0x90)          /* STLFQ DALOC 次数 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_STFFQ0_DALOC_REG (CSR_QU_PRM_RX_CSR_BASE + 0x94)         /* STFFQ0 DALOC 次数 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_STFFQ1_DALOC_REG (CSR_QU_PRM_RX_CSR_BASE + 0x98)         /* STFFQ1 DALOC 次数 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_CPB_DALOC_REG (CSR_QU_PRM_RX_CSR_BASE + 0x9C)            /* CPB DALOC 次数 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_CPB_DROP_REG (CSR_QU_PRM_RX_CSR_BASE + 0xA0)             /* CPB DROP 次数 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_OQ_DALOC_REG (CSR_QU_PRM_RX_CSR_BASE + 0xA4)             /* OQ DALOC 次数 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_STLFQ_ALOC_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xA8)       /* STLFQ ALOC CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_STFFQ0_ALOC_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xAC)      /* STFFQ0 ALOC CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_STFFQ1_ALOC_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xB0)      /* STFFQ1 ALOC CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_STLFQ_DALOC_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xB4)      /* STLFQ DALOC CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_STFFQ0_DALOC_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xB8)     /* STFFQ0 DALOC CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_STFFQ1_DALOC_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xBC)     /* STFFQ1 DALOC CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_CPB_DALOC_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xC0)        /* CPB DALOC CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_CPB_DROP_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xC4)         /* CPB DROP CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_OQ_DALOC_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xC8)         /* OQ DALOC CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STF_P_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xCC)      /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STL_P_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xD0)      /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STF_SRV_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xD4)    /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STL_SRV_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xD8)    /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STF_SRV_SH_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xDC) /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STL_SRV_SH_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xE0) /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STF_ST_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xE4)     /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STL_ST_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xE8)     /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STF_ST_SH_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xEC)  /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_R_STL_ST_SH_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0xF0)  /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_STFIQ_ALOC_REG (CSR_QU_PRM_RX_CSR_BASE + 0xF4)           /* STFIQ ALOC 次数 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_STLIQ_ALOC_REG (CSR_QU_PRM_RX_CSR_BASE + 0xF8)           /* STLIQ ALOC 次数 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_YDA_DALOC_REG (CSR_QU_PRM_RX_CSR_BASE + 0xFC)            /* YDA DALOC 次数 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_STFIQ_ALOC_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x100)      /* STFIQ ALOC CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_STLIQ_ALOC_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x104)      /* STLIQ ALOC CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_YDA_DALOC_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x108)       /* YDA DALOC CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_Y_STF_P_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x10C)     /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_Y_STL_P_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x110)     /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_Y_STF_ST_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x114)    /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_Y_STL_ST_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x118)    /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_Y_STF_ST_SH_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x11C) /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_Y_STL_ST_SH_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x120) /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_G_MON_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x124)           /* 绿区monitor配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_G_HIS_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x128)           /* 绿区最大值记录配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_CPB_ALOC_REG (CSR_QU_PRM_RX_CSR_BASE + 0x12C)            /* PRM_RX_CPB_ALOC */
#define CSR_QU_PRM_RX_CSR_PRM_RX_GRQ_ALOC_REG (CSR_QU_PRM_RX_CSR_BASE + 0x130)            /* PRM_RX_GRQ_ALOC */
#define CSR_QU_PRM_RX_CSR_PRM_RX_GRQ_DALOC_REG (CSR_QU_PRM_RX_CSR_BASE + 0x134)           /* PRM_RX_GRQ_DALOC */
#define CSR_QU_PRM_RX_CSR_PRM_RX_CPB_ALOC_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x138)        /* PRM_RX_CPB_ALOC_CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_GRQ_ALOC_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x13C)        /* PRM_RX_GRQ_ALOC_CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_GRQ_DALOC_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x140)       /* PRM_RX_GRQ_DALOC_CNT */
#define CSR_QU_PRM_RX_CSR_PRM_RX_N_COS_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x144)       /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_N_P_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x148)         /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_N_P_SH_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x14C)      /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_N_SRV_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x150)       /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_N_SRV_SH_HIS_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x154)    /* 最大值记录 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_GLB_RSVD_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x158)        /* GLB RSVD配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_GLB_FC_TH_CFG0_REG (CSR_QU_PRM_RX_CSR_BASE + 0x15C)      /* GLB阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_GLB_FC_TH_CFG1_REG (CSR_QU_PRM_RX_CSR_BASE + 0x160)      /* GLB阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_GLB_FC_TH_CFG2_REG (CSR_QU_PRM_RX_CSR_BASE + 0x164)      /* GLB阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_GLB_DRP_TH_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x168)      /* GLB阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG0_RSVD_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x16C)        /* PG0 RSVD配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG0_FC_TH_CFG0_REG (CSR_QU_PRM_RX_CSR_BASE + 0x170)      /* PG0阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG0_FC_TH_CFG1_REG (CSR_QU_PRM_RX_CSR_BASE + 0x174)      /* PG0阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG0_FC_TH_CFG2_REG (CSR_QU_PRM_RX_CSR_BASE + 0x178)      /* PG0阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG0_DRP_TH_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x17C)      /* PG0阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG2_RSVD_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x180)        /* PG2 RSVD配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG2_FC_TH_CFG0_REG (CSR_QU_PRM_RX_CSR_BASE + 0x184)      /* PG2阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG2_FC_TH_CFG1_REG (CSR_QU_PRM_RX_CSR_BASE + 0x188)      /* PG2阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG2_FC_TH_CFG2_REG (CSR_QU_PRM_RX_CSR_BASE + 0x18C)      /* PG2阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG2_DRP_TH_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x190)      /* PG2阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG3_RSVD_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x194)        /* PG3 RSVD配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG3_FC_TH_CFG0_REG (CSR_QU_PRM_RX_CSR_BASE + 0x198)      /* PG3阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG3_FC_TH_CFG1_REG (CSR_QU_PRM_RX_CSR_BASE + 0x19C)      /* PG3阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG3_FC_TH_CFG2_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1A0)      /* PG3阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG3_DRP_TH_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1A4)      /* PG3阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG0_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1A8)             /* PG0资源统计 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG2_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1AC)             /* PG2黄区资源统计 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PG3_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1B0)             /* PG3红区资源统计 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_GLB_CNT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1B4)             /* PG0资源统计 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_GLB_MAX_CNT_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1B8)
#define CSR_QU_PRM_RX_CSR_PRM_RX_IPSU_BP_TH_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1BC)   /* IPSU 反压阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_BMN_WRR_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1C0)      /* RX绿区WRR权重配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_BMY_WRR_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1C4)      /* RX黄区WRR权重配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_BMR_WRR_CFG0_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1C8)     /* RX红区WRR权重配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_BMR_WRR_CFG1_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1CC)     /* RX红区WRR权重配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_BMG_WRR_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1D0)      /* RX GLB 区WRR权重配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_CNT_OVER_FLAG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1D4)    /* CNT上溢出标志 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_CNT_UNDER_FLAG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1D8)   /* CNT下溢出标志 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_FIFO_TH_CFG0_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1E0)     /* RX fifo阈值配置0 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_FIFO_TH_CFG1_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1E4)     /* RX fifo阈值配置1 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_FIFO_TH_CFG2_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1E8)     /* RX fifo阈值配置2 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_DOUBLE_DALOC_WGT_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1EC) /* RX双黄/红区释放权重配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_PQM_ULOAD_CFG_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1F0)    /* PG0轻负载阈值配置 */
#define CSR_QU_PRM_RX_CSR_PRM_RX_ERR_SRC_REG (CSR_QU_PRM_RX_CSR_BASE + 0x1F4)          /* RX溢出DFX */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_EN_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x230) /* PRMRX侧的入口FIFO带宽监测使能配置 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_WIN_LEN_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x234) /* PRMRX侧的入口FIFO带宽监测，窗口长度配置 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_MAX_TIMES_CPB_ALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x238) /* PRMRX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_MAX_TIMES_CPB_DALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x23C) /* PRMRX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_MAX_TIMES_CPB_SRC1_DALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x240) /* PRMRX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_MAX_TIMES_CPB_DROP_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x244) /* PRMRX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_MAX_TIMES_STLIQ_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x248) /* PRMRX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_MAX_TIMES_STFIQ_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x24C) /* PRMRX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_MAX_TIMES_STLFQ_ALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x250) /* PRMRX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_MAX_TIMES_STFFQ0_ALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x254) /* PRMRX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_MAX_TIMES_STFFQ1_ALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x258) /* PRMRX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_MAX_TIMES_STLFQ_DALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x25C) /* PRMRX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_MAX_TIMES_STFFQ0_DALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x260) /* PRMRX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_MAX_TIMES_STFFQ1_DALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x264) /* PRMRX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_MAX_TIMES_OQ_DALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x268) /* PRMRX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_WIN_CNT_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x26C) /* PRMRX侧的入口FIFO带宽监测，窗口个数计数器 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_OVER_MAX_TIMES_CNT_CPB_ALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x270) /* PRMRX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_OVER_MAX_TIMES_CNT_CPB_DALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x274) /* PRMRX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_OVER_MAX_TIMES_CNT_CPB_SRC1_DALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x278) /* PRMRX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_OVER_MAX_TIMES_CNT_CPB_DROP_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x27C) /* PRMRX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_OVER_MAX_TIMES_CNT_STLIQ_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x280) /* PRMRX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_OVER_MAX_TIMES_CNT_STFIQ_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x284) /* PRMRX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_OVER_MAX_TIMES_CNT_STLFQ_ALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x288) /* PRMRX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_OVER_MAX_TIMES_CNT_STFFQ0_ALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x28C) /* PRMRX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_OVER_MAX_TIMES_CNT_STFFQ1_ALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x290) /* PRMRX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_OVER_MAX_TIMES_CNT_STLFQ_DALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x294) /* PRMRX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_OVER_MAX_TIMES_CNT_STFFQ0_DALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x298) /* PRMRX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_OVER_MAX_TIMES_CNT_STFFQ1_DALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x29C) /* PRMRX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_RX_CSR_PRMRX_BW_MONITOR_OVER_MAX_TIMES_CNT_OQ_DALOC_REG \
    (CSR_QU_PRM_RX_CSR_BASE + 0x2A0) /* PRMRX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */

#endif // PRMRX_REG_OFFSET_H
